9日本国特許庁(JP)

① 特許出願公開

#### 平2-15381 ⑫公開特許公報(A)

@Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)1月19日

G 06 F 15/66

450

8419-5B

審査請求 未請求 請求項の数 27 (全32頁)

69発明の名称

ラスタ操作実行方法、時間領域多重化方法および画像処理方法

创特 願 平1-71604

@出 顧 平1(1989)3月23日

優先権主張

@1988年3月23日愛イギリス(GB) 308806837

図1988年3月23日図イギリス(GB) 308806845

②発 明 者

英国 ケイティー2 7エイエル キングストン アポン

テムズ マヌーアゲート ロード 16

個発 明 者

四代 理 人

マルコム エリツク

トレヴェツト

英国 ドーセット州 ブリッドポート サルウエイアッシ

ウイルソン

システムズ リミテツ

ユ サルウエイアツシユ トライヴ 16

デュポン ピクセル 创出 願 人

英国 エスジーキュー 4キューエヌ ハートフオードシ

ヤ州 スティーヴネイジ ウエッジウッド ウエイ(番地

なし)

弁理士 谷 袋 一

明

1. 発明の名称

ラスタ操作実行方法、時間領域多重化方法 および画像処理方法

2. 特許請求の范囲

1) バッチ形式化した画素データについてラスタ 操作を実行する方法であって、

第1パッチを得るステップと、

第2パッチを得るステップと、

前記第1パッチの予め選択された画条と前記第 2 バッチの予め選択された画祭とをマージングし て、前記第1および/または第2パッチと同じ数 要面表を有するシフトしたパッチを生成するステ

を且えたことを特徴とするラスタ操作実行方法。

2) 前記落しおよび第2パッチを、前記パッチの 子め選択した列から予め選択した國衆と同じパッ

チのラインから得ることにより、前記シフトした パッチを、前記ラインの方向(X方向)にシフト されているものとしたことを特徴とする請求項( 記載のラスタ操作英行方法。

- 3) 前記第1 および第2 パッチを、前記パッチの 予め選択した行から予め選択された画者と異なる バッチのラインから得ることにより、前記シフト したパッチを、前記ラインを模切る方向(Y方 ・向)にシフトされているものとしたことを特位と する請求項し記録のラスタ操作実行方法。
- 4) 第1 パッチA1および第2 パッチA2に関し請求 項2記載の方法を英行して、X方向にシフトした バッチを生成し、

前記第1パッチAlおよび前記第2パッチA2とは 異なるラインにある第 1 パッチBlおよび第 2 パッ チB1に関し請求項2記載の方法を実行して、 X 方 向にシフトしたパッチを生成し、

一 何記 X 方向にシフトしたパッチAXおよび前記 X

······ · ~ 10001 (2)

方向にシフトした。 ッチBXに関して請求項3に記 取の方法を実行して、XY方向にシフトしたバッ チを得ることを特徴とするラスタ操作実行方 法。

- 5) 前記シフトしたパッチと前記第1 および第2 のパッチのいずれかとの間で論理および/または 算術演算を実行するステップをさらに具えたこと を特徴とする請求項1 ないし4のいずれかの項に 記載のラスタ操作実行方法。
- 6)第3パッチを得るステップと、

前記シフトしたパッチと前記第3パッチとの間で譲埋および/または算術譲煙演算を実行するステップと

をさらに具えたことを特徴とする請求項 1 ないし 4のいずれかの項に記載のラスタ操作実行方 法。

- 7)前記第1および第2パッチはソースパッチで
- 12) ライン上のすべてのパッチが処理されるまで 請求項 1 ないし口のいずれかの方法を繰退し実行 することを特徴とするラスタ操作実行方法。
- 13) 2 以上の平面を有するパッチ形式化された画 衆データについてラスタ操作を実行するラスタ操作 作実行方法であって、

第1パッチの第1平面を得るステップと、 第2パッチの第1平面を得るステップと、

第1 パッチの第1 平面内の予め選択したビット群と、第2 パッチの第1 平面内の予め選択した他のビット群とをマージし、第1 および/または第2 パッチの第1 平面として同じ数のビット群を有するシフトされたパッチ平面を生成するステップと

を具えたことを特徴とするラスタ操作実行方法。

14) 前記第1パッチの第1平面は、前記第1パッチを得てそこから第1平面を得ることによって得

Revise on the form among the entry of the contract of the contract of the contract of the contract of the first

あり、耐記第3パッチはデスティネーションパッチであることを特徴とする請求項6記載のラスタ操作実行方法。

- 8) 前記 X Y 方向にシフトしたバッチの部分をデスティネーションに ひ込むステップをさらに具え、前記部分は ひ込みマスクに関して 選択されていることを特徴とする 請求項 4 記載のラスタ操作 実行方法。
- 9) 前記者込みマスクは画像平面または画像平面のバッチ平面に設けられることを特徴とする請求項8記載のラスタ操作実行方法。
- 10) 前記画像平面はソース平面であることを特徴 とする請求項 9 記載のラスタ操作実行方法。
- 11) 前記画像平面はデスティネーション平面であることを特徴とする請求項9記載のラスタ操作実行方法。

られ、および/または前記第2パッチの第1平面は、前記第2パッチを得てそこから第1平面を得ることにより得られることを特徴とする請求項13 記載のラスタ操作実行方法。

- 15)前記第1および第2パッチのそれぞれの平面 について請求項13または14記録の方法を繰退し実 行することを特徴とするラスタ操作実行方法。
- 16) 前記シフトされたパッチ平面は同じ数のビット群を有することを特徴とする請求項15記載のラスタ操作実行方法。
- 17) 2以上の平面を有するバッチ形式化された晒器データにラスタ操作を実行するための時間領域 多型化方法であって、

第1クロックサイクルで第1パッチを**得る**ステップと、

前記第1クロックサイクルの第1時間部分で前 記第1 パッチの第1 平面を選択するステップ

スタ

を デ こ具 だて

急作

: <del>क</del> i求

ij.

3 Ę

33.2 クロックサイクルで第2.パッチを得るステ ップと、

前記第2クロックサイクルの第1時間部分で前 記第2パッチの第1平面を選択するステップ

前記第1パッチの前記第1平面内で予め選択し た即分と、前記第2パッチの前記第1平面内で予 め選択した部分とをマージングし、シフトされた バッチの第1平面を生成するステップと を具えたことを特徴とする時間領域多重化方

18) 前記第1 クロックサイクルの第2時間部分で 前記第1パッチの第2平面を選択するステップ

前記第2クロックの第2時間部分で前記第2パ ッチの第2平面を選択するステップと、

前記第1パッチの前記第2平面内で予め選択し た部分と、前記第2パッチの前記第2平面内で予

法であって、

バッチの第1平面内でいくつかの数の画素成分 を選択するステップと、

バッチの第2平面で前記数の画素成分を選択す ろステップと、

前記第2平面内で選択した画素成分と前記第1 平面内で選択した顕素成分とを置換えるステップ

を具えたことを特徴とする画像データ処理方 法。

- 12) 前記各平面において前記函素成分のすべてが 選択されることを特徴とする請求項21記蔵の画像 アータ処理方法。
- 13) 画素成分の 2 次元アレーが選択されることを 特徴とする請求項21記載の回像データ処理方法。
- 14) 前記第1 および第2平面は同一パッチ上の平 面であることを特徴とする額求項21ないし23のい

め選択した邸分とをマージングし、シフトされた バッチの第2平面を得るステップと をさらに具えたことを特徴とする請求項17記録の 時間領域多重化方法。

- 19) 前記子め選択した部分は予め選択した列であ り、前記シフトされたパッチはX方向にシフトさ れたパッチであることを特徴とする請求項にまた は18記載の時間領域多重化方法。
- 20) 前記予め選択した部分は予め選択した行であ り、前記シフトされたパッチはY方向にシフトさ れたパッチであることを特徴とする請求項 17ない し19のいずれかの項に記載の時間領域多重化方
- 21) 画像が複数のバッチによって表現され、それ ぞれのパッチが2次元の画者のアレーを表現し、 各画者のデータは各平面におけるそれぞれの画者 成分を有するものである前記画像データの処理方

ずれかの項に記載の画像データ処理方法.

- 25) 前記第1 および第2平面は異なるパッチ上の 平面であることを特徴とする請求項21ないし13の いずれかの項に記載の画像データ処理方法。
- 28) 前記異なるパッチは異なる画像に関連してい ることを特徴とする請求項15記載の画像データ処 理方法。
- 27) 前記第1平面内で選択した画素成分と前記第 2 平面内で選択した面景成分を置換えることによ り、前記第1平面と前記第2平面との間で前記選 択した函素成分を交換するステップをさらに具え たことを特徴とする請求項21ないし26のいずれか の項に記載の画像データ処理方法。

(以下余白)

#### 3. 発明の詳細な説明

#### [産業上の利用分野]

本発明は、概して画像処理に関し、特には画像 メモリ内でラスタ操作を実行するための装置およ び方法に関するものである。

#### [従来の技術]

ンでの二つの画像の合成は、画像マージのひとつである。 1 ヒットの画像では、 2 つの画像は、OR、 資菓を使用してマージされる。 両画像のバックグラウンドが、O 、で、値、1 、の画器によって画像内のオブジェクトが表されるとすれば、 論理、OR、は、デスティネーション画像に両画像のすべてのオブジェクトが含まれることになる。

論理領策、OR、を使用したブロックコピー操作の一例を第1 図および第2 図により説明する。ブロックコピーされる第1 画像を含むソース102 と、第2 画像を含むデスティネーション領域104で、論理演算、OR、を実行すると仮定する。ソースから、デスティネーションは「で取ったのは、アスティネーション領域104 に双方の画像が現される(同では、デスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティネーションのは、アスティスを提供するのデータを提供するため

ている.

単純なコピーにはブロック転送処理が含まれる。ソース・ロケーションの画素は、グルーブとして所望のデスティネーション・ロケーションへコピーされる。 典型的なブロック転送は、 西希対画者を基に実行される。 このようなコピーの 類果、 ディスプレイ画面上でのソース・ロケーションへと 配像が移動する。

さらに高度なラスタ操作には、通常、移動した 画器のブール演算が含まれており、デスティネー ション・ロケーションの画器はブール演算の結果 を反映する。ブール演算により、コピーされた画 像に所望の変更を加えることができる。周知の通 り、ブール演算は画器上で実行される論理演算で ある。ブール演算は桁の切り上げや切り下げを必 要としないため、これらを必要とする算術演算 (知該奨除)と、対照的である。

従来のブール演算の一般例としては、画表の マージがある。デスティネーション・ロケーショ

の第二ソースとして有効的に働くということが理 解されるべきである。

以下の文献には、一般的なラスタ操作について の優れた考察が述べられている。本額には、その 全文が参考として統合されている。

- Section 5-6 Raster Methods For Transformations : Hearn. Donald and M.Pauline
   Baker : Computer Graphics. (Prentice-Hall International.1986)
- Chapter 5 "Segments": Harrington, Steven;
   Computer Graphics-A programming Approach.
   (WcGraw-Hill Inc., 1983, International student Edition)
- Chapter 5 Clipping and Windowing
   Chapter 15 Raster-Graphics Fundamentals
   Chapter 19 Raster Graphics Systems
   Chapter 18 Raster Display Hardware
   : Newan. William M. and Robert F. Sproull
   Principle of Interactive Computer Graphics

(McGraw-Hill International Book Company,
1981.International Student Edition)

#### [発明の概要]

n

٤

٠

4

3

Ĭ

Mind (日本)を記れるというとなっているというになることになることになるという。

ここのできるとことできるととなるとは、日本ので

本発明は、画像メモリ(ディスプレイ・メモリおよびもしあればノンディスプレイまたはオフスクリーン・メモリを含む)内で、ラスタ操作プロック転送機能を実行するための新しくかつ効率的なシステムおよび方法を具えるものである。種々の更続例において、操作には単純コピー、すべてのブール関数(OR.AND, INVERT.NO OPERATION.

XOR およびこれらの組み合わせを含むが、この限りではない)、すべての算術関数(ADD.SUBTRA-CT, HULTIPLY,OIVIOE およびこれらの組み合わせを含むが、この限りではない)、平面スワッピングおよび/またはマスク・コピーを適用することができる。

画素対画素のアプローチとは反対に、ソースと デスティネーション(領域またはアドレス)間の バッチ・アプローチが使用される。バッチ・アブ

チ (および指定可能ロケーション)を持っている ことを意味している。画像メモリと関連ディスプ レイモニタのアドレス指定が同次元である事は、 概念上多くの操作を簡易化し、実行速度を高め る。

バッチ・アクセス処理の欠点は、このシステムがスピードと概念上の簡易性を得た一方で粒状度(granularity)を損失したことにある。すなわち、1 パッチより小さいデータグループの優作、およびパッチ境界内に定義されていない画像領域での作業が難しくなったということである。

本発明のシステムおよび方法は、1 國帝までの 粒状度の画像を操作し、グループの國帝データを パッチ境界内に定義されていない領域間でコピー するという点で、パッチ・アクセス・プロセッサ の能力を避しく改替した。

本発明者らは、多くの重要な画像処理を1 画条の粒状度 およびアドレス 指定能力で実行可能とし、パッチ・アクセス処理の全ての利点を得るようなシステム・アーキテクティと 慢作方法を発明

ローチは、函素が、一つのメモリサイクルの(予め選択された関接画像の四角形領域の) 画索の 2 、次元パッチの函像(フレーム)メモリからアクセスされるという事実と関連している。

パッチ・アクセス・システムおよび方法には、 画像データを大きなグループ(例えば、20画条の パッチ)で処理できるという利点がある。従っ て、画像の処理、表示および保存のスピードを著 しく速めることができる。例えば、8ビット画素 5×4の配列により定義されるパッチをアクセス する場合、フレーム・メモリは、同時に160 ピッ トの読み込みおよび昔き込みを実行することがで きる。すなわち、画帯データパスのパンド幅を頭 滑アクセスシステム (すなわち、画素は8ピット により定義される)の20倍に増加することができ る。さらに、5×4パッチ構造は、1280×1024画 素の標準的な高解像度グラフィック・ディスプレ イ・モニタに良好に適合する。 5 × 4 パッチの画 帝データ構造はスクリーン・リフレッシュ・メモ リが、X. Yの両方向にそれぞれ正確に256 パッ

した。さらに、本発見者らは、ビット・ポジションを同じ晒茶内で交換および/または異なる画素間でスワップさせることによって、画衆データをビット平面内のいたる所で処理するシステムおよび方法を確立することにより、従来の画条粒状度の限界という概念を超越した。

#### [实版例]

以下、図面を参照し、次の目次に従った順序で 本発明を詳細に説明する。

#### (目次)

- 1 概要
- 11 本発明のシステムおよび方法の好適実施例
  - a) システム環境
  - b) 画像データ形式
  - c) 操作の概略
  - d)入力パッチ・レジスタ
  - e)シフトおよびマージ操作の目的
  - !) X シフトおよびマージ
  - 8)時間領域の多重化(Time Domain Multiple-

entre many and all property and the first of the control of the co

- h ) Y シフト
- i) ライン・ストレージRAM
- 」) 為理驗證
- k)出力マルチプレクサ
- 1)出力パッチ・レジスタ
- m) 音き込み (ライト) マスク
- α) ベージ・モード・アドレッシング
- 0)シフト計算
- 平面スワッピングおよびピット・ポジション
   知理
- Ⅳ 変形と強調
- V 結論

#### a)システム環境

い、一当年の三日本の丁俊三人を書は其代明者

第3図に示すように、画像メモリ302 は、ビデ オ・ディスプレイ装置(不図示)の画素ロケーシ ョンに相当する2次元メモリ・ロケーション・フ ォーマットに従って、國素単位でビデオ画像を記 伐している。 固位メモリ302 は、ダイナミック RAM のようなランダム・アクセス記憶装置を使用 することにより、いかなる設計も可能である。好 適には、画像記憶装置は、日本の日立社のmodel 53482 VRAMのようなビデオRAM(VRAM) を使用した 従来の設計のものである。本実施例のシステムで 使用している國像メモリは、非選択平面をマスキ ングしながら、選択した画像平面の部分集合を書 き込む態力を持っている(すなわち、各国素を定 義するピットの部分集合を書き込む)。さらに、 メモリは、X方向のVRAMのページ・モード・アク セスを実行できるようになっているのが好まし い。函像メモリとしては、英国5 Penchya Road。 Kingston upon Thames, Surrey KT1 28Tにある

Control of the State of the Sta

#### 1 概 要

広義的に、本システムおよび方法は、画像記憶 装置とは別に、シフト論理は、コピーする画像 を採用している。シフト論理は、コピーする画像 のバッチのシフトおよび水平マージに使用され る。非表示RAM 領域(ライン・ストレージRAM) は、 垂直マージおよび画像記憶装置のデスティ ネーション・ロケーションにコピーする画像の全 ラインを一時的に保存するために使用される。

保存された画像を画像記憶装置の画像のデスティネーション・ロケーションに合成するため、 論理ユニットもまた使用されている。特定のブール関数または算術関数を使用することにより、画像記憶装置に記憶されている一つ以上の画像領域を、同時に処理することができる。

基発明のシステムおよび方法の好適実施例
 第3図は、本発明のシステムおよび方法の好適
 実施例を示す概要プロック図である。

Nark Technologies Limited ) 製の Du Pont Pixel Systems bfs Framestoreを好ましく用いることができる。これら実施例で使用する姿體は代表に過ぎず、既存あるいは今後開発されるすべての適合性のある RAM 装置が、本発明に適用できるということが理解されなければならない。

ビデオ・ディスプレイ装置(図には示されていない)は、画像メモリ302 に記憶されたビデオ画像を表示する。本実応例のビデオ・ディスプレイ装置は、日本の東京にあるソニー社製の aodel GTM 1901-22 のような高解像度ラスタ走査ビデオ・モニタである。このモニタは、横方向(行)1280画案、展方向(カラム)1024画素の2次元ビデオ画像を表示するものであり、本発明の実施例に適合する。既存あるいは今後開発されるすべての適合性のあるディスプレイ装置も本発明に適用できる。

W. 個はメモリ20では、美国,5 Penrhya Road, 画像メモリ302 は、出力ポート304 を僻えてお Kingston upon Thames, Surrey KTL 28Tにある り、データ・バス306 と投続している。画像メモ Du Pont Pixel Systems Limited (旧名 bench- リ102 は、アドレス/コントロールバス310 によ り供給されるプロセッサ308 からのアドレス信号に応答して、隣接メモリ・ロケーションに記憶されている画素をデータ・バス306 に出力する。プロセッサ308 は以下に説明する本発明の様々な段階(プロック)の処理を制御する。本実施例では、プロセッサ308 は、ビット・スライス・グラフィックス・プロセッサで、本発明の様々な段階を命令マイクロコードを使用して制御する。プロセッサとしては、Du Pont Pixel Systems Limited。 (英国,5 Penrhyn Road, Kingston upon Thames, Surrey KT1 2BT)のDuPont Pixel Systems GiP を好ましく用いることができるが、本発明がその他のプロセッサも適用可能とすることを理解されたい。

#### b) 画像データ形式

本発明の一形態では、画素データを出力、操作、処理および供給するために、バッチ処理を使用している。バッチは、画像メモリ102 に記憶されている画像の関接する画素の1 グループであ

**F)**.

The second of th

本例のバッチ構造は、第4 図を参照すると理解しやすい。第4 図は、404、405、408、410、4112、414、146、418 の8 平面から成る 5 × 4 バッチ (包括して参照番号402 で表される)を示している。各平面は、バッチ402 に定義される。本例のバッチ402 は、バッチ402 に定義される。本例のバッチ402 は、ので変をのスライスである。本例のバッチ402 は、タチは8 平面から成っている。のに、8 平面面のため、次ッチは1 バッチは1 バッチは 1 バッチは 1 バッチは 1 バッチは たたない ということにいる ピット で定義するとすれば、バッチは 1 バッチは たたない といる。 通常、 1 バッチは、その面素をしている。 で、メッチの各項のによっている。 で、バッチの面と呼ぶことにする。

第4図はまたパッチおよびパッチ平面の画素データの番号構成を示している。第4図から、定義されたパッチは4行5列であることが分かるであろう。パッチおよびパッチ平面内の画景ポラションには、0 (左下)から19 (右上)までの番号が付けられている。これらの登号は、本音の参照番

STATES OF CHARGE CO. CO. LANGE TOO STR. T. S. S. T.

る。パッチの最少単位は、 2 行 2 列の 4 画器から成る正方形である。 政大パッチは、ディスプレイ装置のディスプレイ・フレームを形成している画表の総数となる。

本実統例で使用しているパッチは、第4図に示 すような機 5 回 常、縦 4 画 常の 長方形である。従 って、本例のバッチは、隣接する20画素で形成さ れている。各画派にはピット番号が指定されてお り、データワードを構成している。商素に指定さ れたデータワードには、ディジタル語で表現可能 なディジタル状態番号で定義された連続体(パレ ット)の画者の色、彩度などの指定情報が含まれ でいる。本実施例では、画像メモリ302 に記憶さ れた各画者ワードは、8ピットである。しかしワ ードのサイズは、内容の範囲および/または画素 の記憶に必要な一定の機能/条件により、1以上 のいかなるビット数にもなり得ることが理解され なければならない。従って、本例の5×4画素の パッチには160 ピットのデータが含まれているこ とが分かるはずである(5面索×4面索×8ビッ

号として使用される。例えば、パッチ平面のビットでとは、(概念上)下から2行目、左から3列目の位置にあるビットを示している。ビットの番号構成は、本書の20ビット・パッチ平面データ・パスにも同様に供給されるものとする。

また、本書では、パッチ平面の行と列とが定義されている。パッチ平面の第1行(行1)は、0、1、2、3、4のデータ・ポジションから成ると定義される。第2行(行2)は、5、6、7、8、9のデータ・ポジションから成ると定義される。第3行(行3)は、データ・ポジションから成ると定義される。第4行(行4)は、15、15、16、17、18、19から成ると定義される。パッチ平面の第1列(列1)は、0、5、10、15のデータ・ポジションから成っている。第2列(列2)は、1、6、11、16のデータ・ポジションから成っている。第4列(列4)は、3、8、13、18のデータ・ポジションから成っている。第4列(列4)は、3、8、13、18のデータ・ポジションから成っている。第5列(列5)は、4、9、14、

19のデータ・ポジションから成っている。

上配内容から、ビデオ・ディスプレイ調面および画像メモリは、5×4パッチ(またはその他の与えられたパッチ次元)の複数の水平行から形成されたものとして概念化することができる。同様に、すべての四角形画像領域は、これらのパッチの水平行から形成されていると概念化できる。

本書では、バッチの行は "ライン" または "バッチ行" として呼ぶことにする。この定義は、「ライン" (上記で定義したバッチの行)と、以降単に "行"と呼ぶバッチ内の画素の行(またはバッチ平面のピット群)との相違を明確にするためのものである。本書で使用される "カラム"という語は、バッチ内の画素の列(またはバッチ平面のピット群)を意味する。

また、本書では、画像を形成しているすべての パッチの1ビットの深さのスライスを、画像平面 と呼ぶことにする。

は2つの目的に使用される。第 17目的は、現行および既存の入力パッチ平面の行から遊択された画素の行をマージして、完全な出力パッチ平面を作成することである。第 2 目的は、ページ・モードの画像メモリ 301 がデータ を直接 読み込むことができるよう、完全にシフト およびマージされたパッチ平面の全ラインを記憶することである。

ライン・ストレージRAH から、新しく作成されたパッチ平面が論理ユニット 317 に転送される。論理ユニットは、新しく作成されたパッチ平面のとアスティネーション・パッチ・データ(平面の一切論理ユニット入力端子に適切に準備されているもの)との間で、ブール渡算を実行する。論のアンカングロセッサ108 の音を込みマスク・レジスタ120 を起動させるのに用いることが作りなる。第2に、各平面は、2:1 MUX 324 のほうスタ 320 のもう一つのラスタ

#### c)ほ作の概略

本装団および方法の変施例では、画条データのパッチは、グラフィックス・プロセッサ108 により供給されるアドレスおよびコントロールデータに応じて画像メモリ102 からアクセスされる。入力パッチ・レジスタ112 へは、1回に1パッチがつロードされる。入力パッチ・レジスタは選びマードされるの平面を、メンフトおよびマージ回路内では、パッチ・データの平面は、メカ向に所望の数値だけ、チ・データの平面は、メア向に所望の数値だけ、チ・データの平面は、メアに関接したパッチのデータ平面とマージされる。

Xシフトされたバッチ平面は、 X シフトおよびマージ論理回路から Y シフトブロック 315 へ転送される。 Y シフト論理回路は、 パッチ 平面を Y 方向に所望の行数だけシフト するが、 マージは実行しない。 X および Y シフトされた バッチ 平面は、次に中間 RAM (すなわちライン・ストレージ RAM に18 )に保存される。 ライン・ストレージ RAM に

操作プロセッサからの平面と置換することができる。2つの3状態パッファ326 328 は、他のラスタ操作プロセッサと現システムとの間のマスク・データの流れを制御する。最後に、平面は2:1 MUXを通じて出力レジスタ330 に転送され、すぐに面像メモリに書き込まれる。この処理はコピーするパッチ平面が残っている限り繰り返される。

明確化のため、本装置を以降Blit(ブロック転送)プロセッサと呼ぶことにする。

#### d) 入力パッチ・レジスタ

•

į.

入力パッチ・レジスタの目的は、各々の完全なパッチに関連する180 ビットのデータを集積し、81itブロセッサに処理する一つの平面(すなわち20ビット、1 画番 1 ビット)を選択させることである。本実施例では、完全なデスティネーション(転送先)画像データが作成されるまで、一度に一つ(非TDM)または二つ(TDM)の平面上で、ラスタ優作が実行される。この処理を違成するために、入力パッチ・レジスタ312 は完全な180 ビット・バッチを保存し、グラッフィクス・ブロセッサ108 からの制御データに応じて選択された処理平面を出力する。

入力パッチ・レジスタ(第9 図)は、8 個の20ビット・レジスタ902,904,906,908,910,912,914,916 から成っており、各レジスタは、可逆データ・パス306 上のパッチ・データの1 平面を受信する。レジスタを起動したい場合は、グラフィックス・ブロセッサ108 が論理回路ゲート922 に投続する入力レジスタロードイネーブル・ライン91

入力 0 レジスタ・フェーズ 1 入力 平面選択ライン 928 (PAL 924 にTON Blitプロセッサ操作の第 1 第四フェーズに与える平面を選択させるためのもの): 3 本のフェーズ 2 入力 平面選択 ライン928 (PAL 924 にTON ラスタ操作の第 2 フェーズに与える平面を選択させるためのもの): PAL にシングル・フェーズ (非TON) と、デュアル・フェーズ (非TON) と、デュアル・フェーズ (TOM) とのどちらが実行されるのかを伝達するデュアル・ライン910: PAL 924 にフェーズ 1 とフェーズ 2 の平面選択入力を正確に選択させるため TOM のどのフェーズを実行させるのかを伝達するフェーズ 1・9イン932 である。プロセッサ・クロック1000のタイミング、すなわちフェーズ 1・信号1006は第10回に示されている。

非TOM (1平面) 操作では、デュアル・ライン 930 は常にハイ、フェーズ1・9インは常にローと なっている。これによりPAL 924 は、常にフェーズ 1 平面選択入力に指定された平面を選択する。TOM 操作では、フェーズ1・ラインが循環している 間デュアル・ライン930 は常にローとなってい

(左下)に出力を行う。これにより、プロセッサ・クロック1000(ライン920 上)が、可逆データ・バス106 からの160 ピット・バッチを持つ入力レジスタを起動する。プロセッサ・クロック1000は、グラフィック・プロセッサ308 に投続する。四段メモリ・データバス306 に投続する。図は、エリ302 からバッチが出力されるごとに1回領ス・バス306 の全160 ピットのバッチ・は、アータンスタにロードされると、81itプロセッサの设作が開始可能となる。

PAL 914 は、入力レジスタの出力使用可能ラインの制御を行い、Blitプロセッサにより処理される平面を制御している。8 平面(20ビット)のどの平面を出力するのかを選択するために、PALは、8 本のコントロールラインを使用する。これらのラインは、グラフィックス・プロセッサ108により生成されるのが望ましい。これらは、以下のラインから構成されている。すなわち、3 本の

る。これにより PAL 924 はフェーズ 1 信号 1006 (ライン 932) がローのときはフェーズ 1 平面選択人力により指定された平面を選択し、フェーズ 1 信号がハイのときは、フェーズ 2 平面選択入力 により指定された平面を選択する。

入力レジスタ・ロードイネーブル・信号ラインがローのとき、パッチ平面は対応するレジスタに記録される。選択されたパッチ平面のレジスタはPAL 924 により出力可能となり、処理が実行される。

#### e ) シフトとマージの目的

画素を、バッチ・アクセス画像メモリ 302 (本 好適実協例の画像メモリ)のラスタ操作プロック 転送で配列するためには、 2 方向 (X および Y) へのシフト およびマージが実行可能でなければな らない。バッチ・アクセス・プロセッサでは、面 器は 2 次元パッチの一郎として画像メモリからア クセスされる。ラスタ操作では画素の操作が必要 なため、ソース・バッチは、ソース画素が要求さ

れたデスティネーション画番に対応できるよう 2 次元でシフト可能でなければならない。また、シフト 慢作により 作成された出力 パッチ 内の画素がすべて 同じデスティ 直接 国 は、パッチ チに 風すと は ない たん ない ない に は できる パッチ を 作成 する ため に メ モリに 保存できる パッチ を 作成 する ため こ フトした パッチのマージが 必要となる。

シフトおよびマージ操作の必要性は、第5図を
参照すると理解しやすい。この図は、4つのパッチ(502.504.508.508)から成る画像メモリ302
のソース区域を示している。各パッチ境界上に
はない(大校で囲まれた)画素データ・グループに
はない、デスティネーション領域512 のパッチ セ
コピーすると仮定する。典型的なパッチ で
ス・ガロセッサ内の画像メモリいため、ブロワッチで
ス・対策までしか指定可能ではないため、ブログラマは問題に返過する。

ンの完全な1行を処理する。既述したように、Bl itプロセッサは一回につきパッチ・データの1平 而のシフトおよびマージを実行する。従って、 5×4パッチ平面の各行には、5ピットの情報が 含まれている。第1 第20のパレル・シフター608 は、パッチ・レジスタ312 から出力された 0 から 4まで(行1)のピットを受信する。 第2のパレ ル・シフタ606 は、 5 から 9 まで(行 2 )のピッ トを受信する。第3.のパレル・シフタ804 は、10 から14まで(行る)のピットを爻倡する。第4の **パレル・シフタ807 は、15から19まで(行4)の** ピットを受信する。パレル・シフタは、5ピット Xシフト制御パス610 上のデータに基づいて、パ ッチ・データの行を順番に左または右へ該当数分 シフトする。デコーダPAL 632 は、このデータを **パレル・シフタが使用する3ピットのシフト制御** データにデコードする。各 パレル・シフタ のシフ ト制如入力端子は、デコーダから出力される3ラ イン834 を受信する。デコーダPAL 832 について は後述する。

n ap alle milge

この問題の解決方法の一つは、4つのバッチ502.504.508.508 の金データを読み込み、セクション510 のデータを持つ新しいバッチにマージすることである。マージされたデータは、可逆バス108 を通じて画像メモリ302 のデスティネーション観域512 に音き込まれる。Blitプロセッサはベージ・モードでシフトおよびマージを実行(すなわち一度にバッチの一行を処理)するため、全体の操作時間が短縮される。

本例のシフト論理回路は、すべて 5 × 4 バッチを処理するよう設計されている。従って、特記事項がない限り、読者は 5 × 4 バッチまたはバッチ平面が処理されていると仮定されたい。

#### 1) Xシフトおよびマージ

Xシフトおよびマージ論理回路 314 は、第6 図を参照すると理解しやすい。第6 図に示すように、Xシフトおよびマージ論理回路は、4つの5ビット・パレル・シフタ 502,804,808,508 を備えている。各パレル・シフタは、各パッチ・ブレー

メシフト・データの各行は、パレル・シフタから4つの5ビット・レジスタ 512.614.616.618 の一つにクロックに同期して記録される。各パレル・シフタ 602.604.606.608 は、シフトデータを受信する5ビット・レジスタ 812.614.816.618 の一つと対応している。

5 ピット・レジスタへのデータの記録は、ライン620 上のグローバル・81itクロック1004により 制御される。81itクロック1004(第10図)は、 疑して81itプロセッサの動作を制御している。 プロセッサ・クロック1000が循環するごとに、 新しいアータ・バッチが入力バッチ・レジスタ112 にに、パッチの選択された平面が入力バッチ・レジスタからクロック同期して出力される。81itクロックは、これと同様に他の機能も制御している。

(以下余白)

er allere With Min

データの第1平面が5ピット・レジスタに記録 されると(ブロセッサは一回に1平面のみを操作 する。)、次の水平に隣接したパッチからの新し いデータ平面がパレル・シフタにより処理され、 5ビット・レジスタに記録される。各Blitクロッ クの循環の最後に、5つの4ピット2:1マルチ プレクサ (MUX) 622.624.626.828.830 の入力調子 に8ピットデータが転送される。各NUX は、各パ ッチ平面の5列データの一つを処理する。明確化 のため、5ピット・レジスタに既に保存されたデ ータを前パッチ平面、レジスタの入力端子にある データを現パッチ平面と呼ぶことにする。各マル チブレクサは、前パッチ平面から1別を、現パッ チ平面から対応する列を受信する。Xシフトコン トロールバス810 のデータ制御に従って、2:1 MUX 群は、前パッチ平面と現パッチ平面とをマー タする. コントロールパスの各ピット610 (0). 810(1),810(2),810(3),810(4) が、直接一つの MUX を制御する。

× 左向のマージ操作を例示する。以下に示す例

上記の例では、5つの4ビット2:1マルチブレクサの2つ(本例では622,824)が、前パッチ平面の最初の2列を選択し、それらを残りの3つのマルチブレクサ628,828,830 により選択された現パッチ平面の最後の3列とマージしている。一度設定されると、マルチブレクサ・ブログラミングはすべてのラスタ(ブロック・コピー)操作を確実に実行する。

デコーダPAL 832 のプログラミングについて設明する。上記の例から、パレル・シフタ802.604.808.808.810 は、NUX 822.824.828.828.830 と相互に関連して処理を実行していることがわかる。例えば、前パッチ平面がNボラション左にシフトしたとすれば、MUX は前 (保存された) パッチ平面の最初の5-N列と、パレル・シフタによりシフトされた現(保存されていない)パッチ平面の最後のN列を選択しなければならない。

この方式は、逆の場合も同様である。前パッチ 平面の最初の5-N列と、現パッチ平面の最後の N列の選択は、5ビットXシフト制御データが5

CONTRACT WILLIAM AS TO BE CONTROL SHOWING OF THE PROPERTY.

の1~1の2つの隣接する西素データのパッチを、3ポジション左にシフトすると仮定する。 例1~1

<u>第1パッチ</u>
A15-A16-A17-A18-A19 815-818-817-818-819
A10-A11-A12-A13-A14 810-811-812-813-814
A05-A06-A07-A08-A09 805-806-807-808-809
A00-A01-A02-A03-A04 800-801-802-803-804
パレル・シフターを通過した後のパッチは、以下のようになる:

Xシフトおよびマージ論理回路は、以下に示すような新しいバッチを作成する:

A 18 - A 19 - 8 15 - 8 16 - 8 17 A 13 - A 14 - B 10 - B 11 - B 12 A 08 - A 09 - B 05 - B 08 - B 07 A 03 - A 04 - B 00 - B 01 - B 02

つの2:1 MUX 622.624.626.828.630 の入力端子を制御することにより実行される。デコーダPAL 632 は、3 ビットのパレル・シフタ制御データが 概番に N の循環シフトを実行するようプログラム されている。 X シフト・レラスタ制御ライン610 上の論理値 1 の宜言 (assert) によって各 MUX の 現入力端子が選択されるならば、デコーダPAL 623 は、バレル・シフタに N と同数分のシフトをさせるために、単に X シフト・レラスタ制御ライン610 の 1 の数を 3 ビットの 2 進数に変換すれば良いのである。

本実施例では、Yシフトが上下に移動するのに対し、Xシフトは左移動のみとなっている。Yの上下移動は、ソースとデスティネーションの四角形を重ね合せるために必要である。すなわち、デスティネーションがソースのボトムと重なっている場合は、デスティネーションに転送する前にソースのトップがボトムに来るようにコピーしなければならない。X方向の場合は、Bilt RAMにより問題は生じない。これは、行が常にデスティネー

ションに書き込まれる前に処理されるからである。本実施例では X シフトを左移動のみとしたが、右移動も簡単に実行できるということを理解されたい。 X シフトは循環しているため、 N の右シフトは、 5 - N の左シフトと全く同じことだからである。

上記説明から、Blitクロックの各個項の間に、 Xシフトおよびマージ論理回路512 から新しく X シフトされた平面のデータが出力されることがわ かる。

#### 8) 時間領域多重化方式

Xシフトおよびマージ論理回路は、時分割多重方式(TOM)を使用することに変更されている。以上の平面を処理できるように変更されている。本実施例のXシフトおよびマージ論理回路は、第12図に示すようにTOM および非TOM の双方に適かする。多くの場合、TOM 慢作は、81itクロックの速度を 2 倍にし、各プロセッサ・クロック・ナルの名パッチからの 2 平面を処理する。入力バ

ーズ 画素 平面の下 および 第 2 フェーズ 画素 平面の上に 宜 言 されるフェーズ 1 信号 100 5 を供給する。 言い換えれば、 X シフト および マー ジ回路 に は 2 つの完全 な記憶 レジスタの セット が あるということである。各セットは デュアル・フェーズ・バッチ・サイクルの 1 フェーズのみ、 1 平面のみに使用される。

And the second of the second second second

ッチ・レジスタ312 は、最初のBiltクロック・サイクルでクロック同期していっク・サイクルでクロック同期してクロック・サイクのBlitクロック・サイクのBlitクロックのBlitクロックののBlitクロックののBlitクロックののBlitクロックののBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックのBlitクロックをBlitクロックのBlitクロックをB

第12図の X シフト およびマージ論理回路は、第2のセットである 4 つの レジスタ 1202.1204.1206.1208 およびゲート 回路 1210.1212.1214.1216が追加されたことを除けば、第6 図示の実施例とほぼ同様である。さらに、グラフィックス・プロセッサ108 は、処理されたバッチの第1 フェ

スタを出力可能とする。TDM 操作は、2つのフェ ーズが存在していると概念化できる。第1フェー ズはパッチ入力レジスタ312 に第1パッチがクロ ックされたときに開始する。第1フェーズでは、 パッチの第1平面が選択され処理される。第1平 面は、メシフトおよびマージ論理回路に到達する と、シングル平面の例の場合と同様に処理され る。グラフィックス・プロセッサはフェーズに信 号をローに宜官しているため、シフトされたデー タは第1セットの5ピット・レジスタ617.614. 816.618 にクロック同期して記録される。次に、 グラフィックス・プロフェッサ100 がフェーズ1。 信号の宜君を解除(ハイに設定)し、パッチ入力 レジスタ312 の第 2 パッチ平面が選択される。 (第1パッチの) 第2平面は、第2セットのレジ スタ1202,1204,1206,1208 にシフトされロードさ れる。既に記述したようにフェーズに倡导の宜言 (ロー) 中は、第1セットの5ピット・レジスタ はロードされ、出力可能となるが、第2セットで はこれは起こらない。宜言解除(ハイ)中は、第

2 セットの 5 ビット・レジスタはロードされ、出 力可能となるが、第 1 セットではこれは起こらない。

第1パッチの第2パッチ平面が第2セットの5 とット・レジスタにクロックされると、第2パッ チが入力パッチ・レジスタ 111 にロードされる。 フェーズ! 信号が再びローに直言されると、入力 バッチ・レジスタは、最初のフェーズ1。信号がロ ーであるときにクロックされたものと同じパッチ 平面を最初に選択する。例えば、第1パッチのパ ッチ平面!が最初に選択されたとすれば、同様に 第2パッチのパッチ平面1が最初に選択される。 (第2パッチの) 選択されたパッチ平面は、パレ ル・シフタによりシフトされ、レジスタの入力頃 子および2:1 NUX に転送される。フェーズ1°が 官君(ロー)されているため、第1セットのレジ スタのみが出力可能となる。各Xシフトコントロ ールパス610 の1ピット制御により、MUX は第1 および第2パッチの第1パッチ平面のマージを実 行する。次のBlitクロック(第2フェーズの開始

:

ッチに対し、 2 サイクルで進行している。 このパッチ・データ は参照番号1002で表されている。 8litクロック とパッチ・データの関連タイミ 2 グにより、クロックインされた各パッチにつき 2 つのパッチ平面が入力パッチ・レジスタ 108 ( 多 ト ンクロックアウン からクロックアウン グロック が クロック が アージョン は びマージ回路 第 2 パッチの シジスタ にクロックイン させ 、 のい ジスタ にクロックイン させ で 第 2 セットの レジスタ にクロックイン させ で で 第 2 セットの 如理過程 は、 参照番号1010で表されている。

非TDM (第11図)では、第12図の回路の動作は 少し異なる。非TDM 操作(シングル・フェーズ) では、81itクロック1004は、入力レジスタに配録 された各パッチに対し1 サイクルで進行し、フェ ーズ1\*信号1008は永久的にローの状態になってい る。このタイミングでは、各パッチにつき1 つの パッチ平面のみが入力レジスタからクロックアク をマークする) で、現行の(保存されていない) データが第1セットのピット・レジスタ612.614. 818.618 にロードされる。

同じプロセッサ・クロック・サイクルの第2フェーズでは、(第2パッチの)第2パッチを記録できれた。第1パッチで2番目に選択される。第1パッチで2番目に選択される。グラフィック・プロセッサはフェーズ1°倍号を解から、第2セットの5ピットの第2平面のマージを実行する。次の81itクロックで、第2パッチの第2平面面れるのサイクルは、全行のバッチすべての処理が終了するまで雑誌する。

第12図の回路を使用したTOM 操作のタイミングは、第10図を参照すると理解しやすい。第10図から明らかなように、TOM 操作では、Blitクロック1004は、可逆データ・バス306 から入力レジスタ312 にクロック問期して記録されたデータの各バ

トされる(参照番号1008'で表されている)。その結果、パッチ平面の行は、参照番号1010'に示すように一般的な順序で処理される。第12図の回路においてフェーズ1°倡号が永久的にローである状態は、第6図の回路と同じ動作となる。

Xシフトおよびマージ論理回路は、本例の5×4とは異なる他のパッチ・フォーマット用にも簡単に修正できる。 バレル・シフタ802.804.806.808.810 は、各パッチ列につき1ビットを有していなければならない。これは、レジスタでも同じである。各パッチ列には一つの2:1 MUX が割り当てられ、MUX は、パッチ行の数だけ設けられなければならない。本例では、Xシフトおよびマージ論理回路には、プログラマブル論理アレー・(PAL)が使用されている。

本音には、"隣接する"という用語が使用されている。この用語の意味は、2次元の指定可能な 画像メモリ302 の環境を考えると理解しやすい。 このメモリはビデオ画面と同じようにアドレッシ ングされているため、データは列と行との配列に 格納されていると考えて良い。従って、与えられたパッチは、抵底方向(Y)に隣接する 2 つのパッチ (すなわちパッチ行の上下にあるもの) および水平方向(X)に隣接する 2 つのパッチ (1 列の両側にあるもの)を有している。

#### h) Yシフト

Yシフト論理回路318 は、第7図を参照すると理解しやすい。Yシフト論理回路512 は、Xシフトおよびマージ論理回路314 から、Xシフトされたパッチ平面を受信する。Yシフト回路内では、Yシフトコントロールライン712 の2ピット制御データ基づいて、パッチ平面の行を上下にシフトするため、5つのピット・パレル・シフタ702.704.706.708.710 が使用される。各パレル・シフタには、パッチ平面の完全な1つの列(4ピット)がロードされる。

X シフトされたパッチ平面の0.5.10ポラションのデータから成る第 1 列は、第 1 パレル・シフタ701 にロードされる。ポラション1.6.11.16 の

たパッチ平面は、Yシフト回路316 の出力端子から、ライン・ストレージRAM318に転送され、Yマージおよび行の集積が実行される。

#### i) ライン・ストレージRAM

ライン・ストレージRAM は、2つの目的に用いられる。第1に、完全な出力パッチ平面を作成するために、現および前入力パッチ平面から選択された行をマージする。第2に、ページモードで画像メモリ102 に直接読み込ませることができるよう、完全にシフトおよびマージされたパッチ平面のすべての行を格納する。

タイン・ストレータRAM の動作は、第8図を移
思すると理解しやすい。第8図は、アドレス・タ
ェネレータ333 およびタイン・ストレータRAM318
の双方を示している。アドレス・ジェネレータ
313 は、10ピット・カケンタ802、プログラマブル
論理アレー (PAL) 804およびトタイステートパッファ808 を使えている。

ライン・ストレージRAMSL8は、音を込み可能な

データから成る第2列は、第2パレル・シフタ104 にロードされる。ポジション2.1.12.17 データから成る第3列は、第3パレル・シフタ706 にロードされる。ポジション1.8.13.18 のデータから成る第4列は、第4パレル・シフタ708 にロードされる。ポジション4.9.14.19 のから成る第5列は、第5パレル・シフタ710 にロードされる。

2本のソシフトコントロールライン112 は、グラフィックス・ブロセッサ108 により制御されている。2ピットのソシフト情報は、ソバレル・シフタ102.104.706.708.710 に各パッチ平面の4行をソ方向に順番に3ポジションまでシフトとの5 である。ソ方向への4ポジションの5 である。サに5 × 4 バッチ平面を開始位置に戻すていため不要である。シフトは領型5 である。1 ポジションの負のシフトは、3 ポジションの正のシフトと全く同じだからである。

Yパレル・シフタにより処理されたYシフトし

タイン・ストレージRAM318には、2つのモードがある。パッチ平面の完全な国役の行がBlit RAMから読み込まれるBlitリード・モード、およびパッチ平面の完全な国像の行がBlit RAMに書き込まれるBlit RAM9イト・モードである。

まず、8litライト・モードについて説明する。

パッチ平面の完全な行は、磁級的にXYシフト後 のデータ・パス332 に送信される。 XYシフト役 のパッチ平面は、8litクロック・サイクルごと に、Yシフト論理回路からバス322 へ一つずつ送 **儘される。パッチのラインを処理する前に、グラ** フィックス・プロセッサは、プロセッサ・データ ・バス820 に初期アドレスを設定し、ライン824 にロードイネーブル信号を宜言することにより、 アドレス初期値(通常の)で、10ピット・カウン タ802 をロードする。初期値がロードされ、最初 の有効なパッチ平面がXYシフト後のデータ・バ ス]22 に送信されると、ロードイネーブル信号は 解除され、ライン872 にカウントイネーブル信号 ' が直言される。10ピット・カウンタのデータは、 ライン820 上の8litクロック1004のサイクルごと に増加される。カウンタ・データは、blit RAM 810.812.814.816の下位10桁のアドレスピットの アドレスとして使用される。トライステートパッ ファ808 は診断の目的で使用され、グラフィック ス・プロセッサ308 がリードイネーブル。信号

(ローが真) を宜言することにより カウンタ・アドレス・データを読み戻すことができる。 この信号を宜言すると、カウンタ・データはプロセッサ・データ・パスライン820 上に送信される。

Blitライン・モードを開始する前に、Blit音を込み信号が、ライトイネーブル論理の入力ライン
828 がローに宜官される。これにより、blitクロック1004は、XYシフト後のデータ・バス322から送信される有効パッチ平面データをRAM810。
812.814.818 に音を込み可能とする。Blitライト・サイクル中、PAL 804 は、Blit RAMに完全な出力パッチ平面を正確に作成するべく、グラフィックス・プロセッサからの制御データに従って、各Blit RAMの上位アドレス・ビットをセットあるいはリセットする。

時間領域多重化方式では、Blit RAMカウンタ 802 は、シングル・フェーズ(非時間領域多重化 方式)の 2 倍の速さでクロックされ、Blit RAM は、各パッチサイクルごとに(1 つではなく) 2 つのパッチ平面を格納することに注意された

W.

Blit RAMS リード・モードも同様である。10 ピット・カウンタ802 は、グラフィックス・プロセッサ308 によりロードされ、カウント可能となる。次に、ライン828 のBlitリード・信号が宣言 (ロー、真)され、Blit BAMS の出力をイ 信号が (ロー、真)され、Blit BAMS の出力をイ 信号は (ハイ) されているため、Blit BAMS の音は (ハイ) されている。Blit BAMから完全な出力パッチ平面を読み込むために、PAL 804 のデータ 制御により、すべてのBlit BAMの上位アドレス・ピットがセットあるいはリセットされる。

各Blit RAMには、パッチ平面の1行が割り当てられていることに注意しなければならない。行1の RAM810 は、XYシフト後のパッチ平面の第1行、すなわちXYシフト後のデータ・パスの0から4ビットのみの受傷または香を込みを実行する。行2のRAM812は、XYシフト後のパッチ平面の第2行、すなわち5から9ビットのみの、行3のRAM814は、XYシフト後のパッチ平面の第3

行、すなわち 1 0 から 1 4 ピットのみの、行 4 の RAW816は、 X Y シフト後のパッチ平面の第 4 行、すなわち 1 5 から 1 9 のみの受信または書き込みを実行する。

PAL 804 は、Blitリード・モードおよびBlitライト・モードで、BlitRAM を通切に使用可能よう
ために使用される。第8図から明らかな・ウ
に、PAL804は、各BlitRAM に上位アドレス・ウ
たを供給する。各BAM は、実際に、2つの分え、と
たアドレス指定可能領域を持っていいると対したとりできる。第1領域は、PAL がBlit RAMのよう
とができる。第1領域は、PAL がBlit RAMのよう
でいる。第1 ははには、PAL が下位アドレス・ウ
され、第2 領域には、PAL が下位アドレス・の
領域を、それぞれ、第1 および第2 領域と
といいました時にアドレス指定で
される。1 アドレス 領域に、
ののでは、アドレス 領域は、完全な
とのはなる。1 アドレス 領域は、完全な
とのは、アドレス 領域は、アルレス 領域は、アルレス 領域は、アルレス 領域は、アルレス 領域は、アルレス 領域は、アルレス 領域は、アルア・の保存に使用されたバッチの保存に使用されたバッチの保存に使用されたバッチの保存に使用される。

5×4パッチの何行かが与えられた数値Nによ

ですべい

3

りソシフトされ、ソ方向に隣接するパッチとマー ジされると仮定する。 ライン・スト レージRAM は、この毎理をいくつかの段階で行う。

例えば、パッチ内のデスティネーション函素が ソース函素よりN國素上方にあるとする。シフト アップする場合、PAL804は、パッチの行1を最下 行、行4を最上行とみなす。

以下に、これについての一般的な処理方法につ

ドレス領域に保存され、N+1から4までの行は 関連Bilt RAM の第1アドレス領域に保存され る。この段階では、Blit BAMの第1アドレス領域 には、パッチ平面の完全な1行が含まれている。 Blit RAMの第2アドレス領域には、コピーされる パッチ平面の次ラインの最初のN行が含まれている。

次の段階で、パッチ平面が読み込まれる。Blit RAMが読み込み可能となり、すべてのBlit RAMの第1領域のパッチ平面データが読み込まれる。 既述したように、この時点では、第1アドレス領域には完全なパッチの表示行が含まれている。 従って、グラフィックス・プロセッサ308 はページ・モードですべてのパッチ行を読み込むことができる

次の段階で、もう一つのパッチを作成する。この段階で、PAL804は再度Biit RAMの上位アドレスを逆にする。ソシフトされたパッチ平面の新表示行はソシフト回路のライン・ストレージRAM から送信される。行1からNは、関連Blit RAM: の第

いて述べる。

第1段階は準備段間である。(Yシフトト論理回路 3 1 6 によって)Y方向へN行シフトアッ・ストアットスをハイシフトアッ・スをハインが、ラインが、ラインが、ラインが、ラインが、カインの第1ラインが、カインの面のパッチに対し、シフトされたロードが関連 Blit RAMの第1アドレス領域にロードされる。この段はは、RAMの第2アドレス領域にロードされる。この段はは、和の第2アドレスはほど、まりには、Blit RAMの第2アドレスはほか、カイッチで成に不要で Blit RAMに 疑み込まれば、ナチで成に不要で Blit RAMに 疑みによれば、ナチで成に不要で Blit RAMに 疑みによれば、ナチで成に不要で Blit RAMに 疑みによれば、ナールの第1行または複数の行が含まれている。

次の段階で、パッチを作成する。この段階で、 PAL804は、Blit RAMの上位アドレスを逆にする。 Y シフトされたパッチ平面の第2ラインは、Y シフト論理回路316 のライン・ストレージRAM から 送信される。この時、第2ソース画像ラインのシフトされた行1からNは、関連Blit RAMの第2ア

1 アドレス領域に保存される。 N + 1 から 4 までのパッチ平面行は、関連 Blit RAMの第 2 アドレス領域に保存される。この段階では、 Blit RAMの第 2 アドレス領域には、 パッチ平面の完全な 1 行が含まれている。コピーされるパッチ平面の次ラインの最初の N 行は、関連 Blit RAMの第 1 アドレス領域に保存される。

次の段階で、もう一つのパッチ平面の読み込みを行う。Blit RAMが読み込み可能となり、すべてのBlit RAMの第2アドレス領域のパッチ平面データが読み込まれる。既述したように、この時点で第2アドレス領域には、完全なパッチの全行が含まれており、グラフィックス・プロセッサ508は、行アドレス・モードで(パッチ行の)前ラインを読み込むことができる。

パッチ平面の作成と読み込みは、すべてのデータ・ブロックのコピーが終了するまで、交互に実行される。N値のYシフトを実行するアルゴリズムの概要をまとめると、以下のようになる。

A. <u>準備段階</u> - 各パッチ平面の最初のN行を、

Blit RANの第1アドレス領域に書き込む。各パッチ平面の次の4~N行を、Blit RAMs の第2アドレス領域に書き込む。

- B. 第1パッチ平面の作成段階 各パッチ平面の 最初のN行を、Blit RAMの第2アドレス領域に哲 を込む。各パッチ平面の次の4 - N行を、Blit RAMの第1アドレス領域に音を込む。
- C. <u>第1パッチ平面の読み込み段階</u> Blit RAMの 第1アドレス領域を、ページ・モードで読み込む。

THE PROPERTY OF THE PROPERTY O

7

大学 100mm 1

- D. <u>第2パッチ平面の作成段階</u> 各パッチ平面の 最初のN行を、Blit RAMs の第1アドレス領域に 音を込む。各パッチ平面の次の4一N行を、Blit RAMの第2アドレス領域に音を込む。
- E. <u>第2パッチ平面の読み込み段階</u> Blit RAMの 第2アドレス領域を、ページ・モードで読み込む。
- F. コピーするデータを持つパッチ行の総数だけ、Bからをまでの段階を繰り返す。

ている。これらには、Yシフト制御ライン(2ピ ット)、ダウン・制御ライン、偶数・制御ライ ン、およびBlitソード。 制御ラインが含まれてい る。Yシフト創却ライン112 は、Yシフトの益 (本例ではN)をキャリーするのに用いられる。 これらのラインは、Yシフト請理回路318 によ り、同じYシフト信号を処理する。グラフィック ス・プロセッサは、パッチ平面のすべての偶数行 に個数ライン! (ロー)を、すべての奇数行にハ イを宜言する。このように、PAL 804 はどの段階 が実行されているのかを常に把握している。ま た、PAL 804 は、現行モード(ライトまたはリー ド)を決定するために、Blitリード信号を使用す る。ダクン\* 制御ライン832 は、パッチ行の試み 込みがどの方向(上または下)に処理されている かという情報を、PAL 804 に伝達する。このライ ンのロー信号は、処理が画像メモリの上から下へ 事行されていることを示すのに用いられ、"1° 信号は、下から上へ実行されていることを示すの に用いられる。リード・モードでは、PAL 804 は

第1 ラインが、(最初の出力行のマスクされたむを込みも含めて) 最初の出力ラインに必要なすべての行を含んでいる場合には、準備段階は不要であることに注意されたい。

PAL 804 は、各段階で、Blit RAMの上位アドレス・ピットを正確に作成するようにプログラムされている。このため、グラフィックス・プロセッサ108 からいくつかの制御およびラインを利用し

すべての RAM について同じアドレス銀銭 (すなわち、最新の出力パッチ行が作成された領域) を選択する。ライト・モードでは、完全な出力パッチを作成するために、極々の入力を使用して、適切な領域の正しい行のマージが実行される。

#### 」) 論理遊戲

論理ユニット 317 は、できれば演算論理ユニット(Arithmetic logic Unit:ALU)が望ましい。本例に係る論理ユニットは、Texas instruments 製っの5つの74AS181 ALU を備えている。このALU の目的は、ソースとデスティネーション平面との問で、ブール演算を実行することである。

算理演算を実行する場合には、出力バッチがライン・ストレージRAM 318 から読み出される前に、デスティネーション平面が入力バッチ・レジスタに読み込まれなければならない。デスティネーション・バッチおよびソースとデスティネーション平面がALU 318 の入力菓子に同時に送信された後に、直接読み込むこ

とができる。これは、國像メモリ301 へ行を書き込み中はページ・モードオペレーションができないことを意味しているが、デスティネーションの読み込みはページ・モードで行うことができる

(本例の函像メモリ 302 のような) ビデオRAM へきき込む場合には、デスティネーション・バッチの読み込みは、RAM の内部論理モードを使用する事により、回避することができる。 論理モードを設定すると、日立社のVRAMは、過常の書き込みサイクル時に、入力データとRAM データの間で論理演算を実行する。

ビデオRAM の操作についての概要は、HITACHI ICHENORY DATA 800K. 1988 version (日本の日立社および米国のHITACHI 販売店にて入手できる)に説明されている本内容には、そのすべてがおおとして統合されている。

#### k)出力マルチブレクサ

出力マルチブレクサは、基本的には、グラフィ

1302は、入力増子の制御ラインの状態に従って、 処理されたパッチ平面を格納する8つの出力レジ スタ1308、1310、1312、1314、1316、1318、 1320、1322のうち一つを選択する。

出力レジスタPAL の制御ラインには以下のもの が含まれる。時間領域多重化処理のフェーズ1に 与えられた平面のレジスタをPAL 1302に選択させ る3本のフェーズ1出力平面選択ライン1304、時 間領域多重化されたblit処理のフェーズ2に与え られた平面のレジスタをPAL 1302に選択させる3 本のフェーズ2出力平面選択ライン1308、実行中 の操作がシングル・フェーズであるかデュアル・ フェーズであるかをPAL 1302に伝達するデュ アル ライン930 (ロー、真)、フェーズ1およ びフェーズ2の平面選択入力協子を正確に選 択させるために時間領域多重化処理の現行フェー ズをPAL 1302に伝達するフェーズ1ライン932、 および8lltプロセッサが画像メモリからデータを 銭み込んでいる時、出力レジスタへのすべて のロードを禁止するために使用するレジスタ・ラ

ックス・プロセッサ 308 により提供される選択入力執子を持つ 20 ビット 2: IMUXである。出力マルチブレクサにより、外郎 (例えば、他の同期 8 lit プロセッサ) から供給されたバッチの平面を、ソース・バッチの平面のいかなる位置にも挿入することが可能である。外郎から供給された平面で行されているいないにかかわらず、挿入することができる。外郎から供給される平面とソース 平面の選択は、グラフィックス・プロセッサ 308 により制御されることを、理解されたい。

#### 1)出力パッチ・レジスタ

出力パッチ・レジスタ 3130 (第13図) は、入力パッチ・レジスタ 312 と同様の処理を実行する。
X Y シフト・データの選択平面 (20ビット) を
160 ビット・パッチの適切な位置へ入力するため、グラフィックス・プロセッサ 308 により生成されるいくつかの信号が、出力レジスタ 論理回路
PAL 1301の 制御に使用される。この場合、 PAL

ィト・イネーブルライン1324である。

PAL 1302は、データを適切な平面レジスタにロードするために、(グラフィックス・プロ4を でりまたされる) Blitクロック 1004を 伊用して、正確な時間にレジスタ・クロックル・ファーズ操作では、1 パッチ・サイクルにつき 2 フルグ・エッジを作成する。シングル・フェーズ操作では、1 パッチ・サイクルにつき 2 フルボラング・エッジのみが作成される。2 フルボブロスターでは、2 つのライジング・エッジが作ばブロスターの音を込み可能入力は、81ittブロセッサが画像メモリからデータを読み込んでする は、出力レジスタへのすべてのロードを禁止する ために使用される。

出力レジスタは、國像メモリ・データ・バス
306 の160 ピット上のバッチデータの全8 平面を
使用可能とすることを理解されたい。しかしなが
6、シングル・フェーズ走査では1 平面のみが、
2 フェーズ走査では2 平面が有効となる。有効な
平面のみが、グラフィックス・ブロセッサ108 に
よって、国像メモリに普を込み可能となる。

画像メモリ平面イネーブル姥惚槌は、できれば 画像メモリ108 自身により 炙行されるのが放まし い。木例の面及メモリ内の各ピデオRAN は、4平 面を格納する。しかしながらビデオRAN は内部書 き込みイネーブル機能を僻えており、それにより すべての平面の沓き込みを禁止することができ る。グラフィックス・プロセッサ108 内の平面保 冠レジスタの内容は、 昔き込みサイクルおよび VRANの内部音を込み禁止中のチップのデータライ ンに表れる。VRAMを使用しない他のタイプの頑偽 メモリでは、画像の各平面は、しばしば別のRAN チップのセットを使用して格納される。その場 合、母を込み信号により、ある平面のサブセット はむき込み可能となる。各平面への音を込み信号 は、8ピット平面使用可能レジスタの関連ピット のANDゲートが有効に使用される。

A STATE OF THE PARTY OF THE PAR

入力レジスタ平面選択 9.26.9.28 (第9図) は、 出力レジスタ平面選択 1304.1306 (第13図) とは 独立している。このため、平面間のコピー(すな わち、1 平面のソースから他の平面のデスティ

ネーションの一部は、最終的に画像1404のように表されると仮定する。マスクしない状態では81it ブロセッサはソース画像領域1402全体を、デスティネーション画像1404上にオーバレイする。これでは、希望の結果にならないことは明白である。

書き込みマスクは、また、別の目的にも使用される。最上行および最下行のパッチ並びに、各行の左右パッチは、デスティネーションの境界が正確なパッチ境界となっていない場合、マスクが必要となる。

ソース画像の要求部分のみを正確にコピーするためには、ソースの一部をコピーさせないようにする必要がある。各画素のコピー情報のマップは、ソース画像のL平面(マスク平面と呼ぶ)に格納されている。(各ソース・バッチ内の)この平面は、バッファ120を経由して含き込みマスク・ロジスタにロードされ、各バッチ平面の形のおことではって、領域のマスキングが実行される。このような操作はマスク・コピーと呼ばれ、所望の

#### m)音き込みマスク

書き込み (ライト) マスク・レジスタ 320 は、デスティネーション領域のマスクを生成するために、グラフィックス・プロセッサ100 により使用される。マスク・レジスタの機能は、第14回に最も良く表されている。ソース領域 1402が、デスティネーション領域 1404にコピーされると仮定する。さらに、ソースよりコピーされるデスティ

デステイネーション画像1106が生成される。

マスク・コピーのメカニズムは、システムごと に異なっている。本実施例では、各国素ポジションは、画像メモリ内の他の画素ポジションと重複 しないRAM バンクを使用している。本例の画像メ モリには20の週条ポジションがあり、5×4のバ

--- (60)

ッチ形式の各ポジションに対応している(第4図 参照)。従って、パッチ画素の選択されたサブセ ットのみを音を込む場合は、使用可能なRAM 信号 の一つ(好ましくは列アドレス・ストロープ)が ゲートされ、ディスエーブルとなっている RAM バ ンクには到達しない。グラフィックス・プロセッ サ308 は、20ピット音を込みマスク・レジスタの 各ピットを使用して、1本の列アドレス・ストロ ーブ(CAS) ラインをゲートする。本例では、PAL のゲーティングは、音を込みマスクピットと列ァ ドレス・ストローブとを効果的に"AND" 処理する ・ ことにより、実行される。これは一例に過ぎず、 グラフィックス・プロセッサ内では、他にも様々 なパッファリングおよび論理が使用される。本例 のグラフィックス・プロセッサでは、昔き込みマ スクにこの方法が使用されているが、他の方法を 用いても同じ結果が得られると予想されることを 理解されたい。

本発明には、2つの異なるパッチ・マスク操作 を があることが理解されたい。第1の操作は、境界

#### n)ページ・モード・アドレス指定

多くの動的記憶装設のように、画像メモリ 502 は、行アドレス・ストローブ (Row Address Strobe:RAS) ガステーブル状態でよく、列アドレ ス・ストローブ (CAS)のみを阅读させるページ・ アクセス・モードを鍛えている。このモードの頃 作では、各行アドレスのアクセスを、240ns から 約120ns に短縮する。Blitプロセッサは、各操作 サイクルのデータのすべてのアドレス行を格納し ているため、ページ・モード操作が可能である。 従って、処理したデータの全行をRAN アドレスを 変更することなりに読み込むことができる。ペー ジ・モード操作は、従来の技術でも良く知られて いる。Blitアーキテクチャは、ブログラマまたは システム・デザイナがより速くラスタ操作を実行 できるよう、このモードの使用を可能にしてい **3.** 

#### 0)シフト計算

既述したように、シフトおよびマージ論理回路

がパッチと適合しない場合、デスティネーションの最上、最下行をマスクすることである。第2の操作は、マスク・コピーを実行して、シフト・マージ論理回路にマスク平面を転送することである。マスク・コピーの最上行を実行する場合、エッジマスクは、データ・マスクと共に「AND」の世界が実行される。これはグラフィックス・ブロセッサ308 で実行され、Blitプロセッサからのマスク・データが読み込まれ、現行エッジマスク・プータが読み込まれ、現行エッジマスク・

マスク論理演算中、Olit論理エニット317 は、フェーズごとに異なる操作を実行する必要がある。論理ユニットは、國像データに要求された論理演算を実行するが、マスク・データをストレートにバスしなければならない。このため、論理回路317 には、グラフィックス・プロセッサにより、別々のフェーズ1 命令およびフェーズ2 命令が供給される。命令(OP コード) は、フェーズ1・信号により選択される。

は、XおよびY方向に与えられた数値(すなわち O以上、パッチ寸法 (dimensions)以下のすべての 数値)に従って、シフトおよびマージを実行す る。本例の5×4パッチ寸法の場合、Xシフト数 は、デスティネーション・パッチ内の所望の画書 のXポジションからソース・パッチ内の画法のX ポジションを差し引き、結果が負数ならば5を加 算することにより計算される。 Yシフトは、バッ チが読み込まれる方向により異なる。ソース領域 が上から下へ疑み込まれる場合は、ソース領域の パッチ内の画者ポジションからデスティネーショ ン領域内の晒清ポジションが差し引かれる。結果 が負数ならば、4を加算する。次に、Yシフト数 を得るために、4からその結果を差し引く。コ ピーが下から上へ実行される場合は、テスティ ネーションのポジションからソースの画素ポジシ ョンが登し引かれ、結果が負数ならば4が加算さ れる.

( 5 × 4 以外の) その他のパッチ寸法の場合でも、パッチ寸法に影響を及ぼす定数の変更がない

The same of the same among strates and the street was the

限り、計算方法は同じである。つまり、X方向では、5が加減される代わりに、バッチのX寸法が加減される。Y方向では、4が加減される代わりに、バッチのY寸法の値が使用される。言い換えれば、X方向にH画素、Y方向にV画器を持つバッチのシフト値を計算する場合は、5 および 4 にそれぞれ H および Y を代用すればよい。

ñ

# III. 平面スワッピングおよびピット・ボジション処理

前章では、XおよびY方向のシフトおよびマージ機能について説明した。バッチ内の各画素の交換、おきかえ、およびバッチ周辺への移動は、マージ機能を使用しなくても、シフト機能だけで実行できる。すなわち、バッチが3次元の配列であるとすれば(本例ではバッチは、5×4×8の3次元である)、本システムおよび方法は、バッチ内のすべての次元(X、Yまたは2)のすべてのピットに関し、おきかえまたは移動を実行することができる。

Blit RAMの書き込みが初期化されるまではそれを画像メモリに書き込まないためである。さらに、垂直隣接マージとは別に、パッチ内の全平面の全行数を他のラインのデータと置換することもできる。

メシフトおよびマーラ論理回路314 には、多少の変更を加えることができる。通常、デコーダPAL 632 は、MUX の選択入力に対応するパレル・シフタ602.604.606.608 にシフト制御信号が送信されていることを確認するために使用される。しかし、望むのであれば、デコーダPAL を取り除き、パレル・シフタに送信されるシフト制御データと切り放して処理させることができる。簡単な例としては、マージなしのシフトを実行することにより、パッチ1 平面または複数の平面を、数値に従ってメシフトさせることができる。

マージなしの X および Y シフトとは、全ビット を平面内のどのポジションにでも移動させること ができ、しかも平面を回転させることができると

#### a) <u>ビット・ポジション処理</u>

X および Y シフト 論理は、与えられた平で面ののののののにピットを移動することができる(すなわっいて平面 外型)・ピット 列の上下のシフト に さった 列の上下のシフト できる。ピット ができるの X で 選択した行数の上下移動が可能である。この まった がっかって ひった ひった ひった という ない 他をシフト させることができる。

この処理には、ライン・ストレージ RAM 318 を使用することもできる。通常、ライン・ストレージ RAM は、延直に隣接したバッチのマージに使用される。しかしながら、ライン・ストレージ RAM は、パッチの 1 平面または平面のグループを、オリジナルのバッチ・データ そのものとマージするのに 使用することもできる。これは、ライン・ストレージ RAM が完全なラインを集積し、かつ

いうことである。この回転とシフトとを使用してマスク音き込みを爽行すると、様々な効果を得る これができる

#### b ) 平面スワッピング

本システムおよび方法は、平面を交換およびスワップさせることができる(すなわち、平面間処理)。 既述したように、入力パッチ・レジスタ310 とは独立した平面選択を行うことができる。 TOM 操作では、 2 平面のスワップが可能である。 TOM または非TOM 走蚕のいずれかで、いくつかの平面を他の平面のオーパライトに使用することができる。この操作は、出力レジスタ平面選択をスワップさせるか、または入力平面選択と異なる設定にすることにより実行される。

本システムでは、第1パッチの任意の数の平面を、第2パッチの任意の数の平面でオーバライト させることもできる(パッチ間処理)。他のシステムまたはラスタ操作プロセッサ(できれば点) 一つの Blitプロセッサ)と本システム および方法 にシンクロナイズさせることにより、 与えられた バッチ 平面 の代わり に外部 ソース からの バッチ を、出力マルチブレクサ 374 を軽由 して、出力レ ジスタ 330 にロードすることができる。 通常、出 力レジスタ は、 同じ画像メモリに 哲き込みを 実行 する 2 つの Blitプロセッサに使用することができる。

上記の特徴の応用として考えられるのは、マスク・スワッピング、グラフィック・オーバレイの変更(すなわち、画像にオーバレイした1 平面で、1 サイズのグリッドをスワップし、次に別のサイズのグリッドのスワップを行う)、および画像のエンコーディング/デコーディングである。

#### N. 変形と強調

これらの技術には、多くの変形および強調を施 すことができる。例えば、一度に完全な8ビット のパッチ平面を処理するために、8台のBlitプロ

画面ソース 1 行が読み込まれた後、直接ロードさ れる。次に、RAM はライン・ストレージRAM とと もに並列に読み込まれる。各RAM は、Blitプロセ ッサの論理装置316 の1入力と接続している。デ スティネーション・バッチは、無論デスティネー ションに適合しているため、これらのRAM のロー ド中は、シフトおよびマージのハードウェアは必 契でなく、従ってRAM は入力データパス304 と直 投設競できる。論理ユニット317 の第2入力に接 疑している2つめのライン・ストレージRAM もま た、ソースと第2ソース間の操作を実行でき、デ スティネーション(第1および第2ソース以外 の)への出力を備えたものであってもよい。この 場合、第2ヲイン・ストレージRAM は、シフトお よびマージの後に投統される。第2ソース・パッ チ平面は、デスティネーションと適合させる必要 ・がないからである。

さらなる変形として、シフト/マージのマスク・データの1行を保存する別のライン・ストレージRAN を使用することもできる。これにより、マ

セッサ(またはTON 使用の4台)を並行して実行させることができる。この場合、入力レジスタ論理はパッチの各平面が、Blitプロセッサの一つへ送信されるように、また出力レジスタ論理する場合は、するように、変更することができる。同様に、さらに多くの平面を処理する場合は、さらに多くのBlitプロセッサを使用することができる。また、カードウェアには、一つ以上の適用指定集積回路(Application Speciffic Integrated Circuit: ASIC)を用いることができる。また、すべての平面を同時に処理することにより、Blitプロセッサは論理演算同様、算術演算を実行することができる。

さらに、もう一つのライン・ストレージRAM(現行ライン・ストレージRAM と同サイズ)を使用して、ページモードで読み込まれたデスティネーション・ラインを保存することにより、論理误算中のデスティネーション読み込みページモード操作の中断を回避することができる。このRAM は、

スクコピーの際に、Blitプロセッサは各平面に対し、繰り返しマスク平面処理を行う必要がなくついまた。このRAMは、出力バッチ・レジスタへの2つ以上の平面の処理に形容を与えることなく、マスク・レジスタ320に直接読み込むことができる。このRAMを利用する場合、プロセッサは、次のでおり、それによってマスク平面は、一度のというがあり、それによってマスク平面は、一度の役があり、それによってマスク平面は、一度の役があり、それによってマスク平面は、一度の役があり、それによってマスク平面は、一度のでしたがあり、それによってマスク平面に比べるのでした。ライベてのデータを保存するため、4倍の大きさが必要となる。

また、論理装置316 の出力と書き込みマスク・ レジスタの入力との間に、第2のALU を使用する ことができる。この第2のALU の使用により、グ ラフィックス・プロセッサ308 は、マスク・コ ビーのエッジのマスク・データの \*AND \* 処理を実 行する必要がなくなる。このALU の第2入力が、 現行エッジ/コーナー・パターンを持つグラフィ ックス・プロセッサ108 のソースとなる。データ を音きみマスク・レジスタに直接パスするために は、ALU には、パイパス・パスまたはモードへの パス数定が必要である。

また、Blitプロセッサは、時間領域多重化方式 を用いて8平面すべてを処理するよう修正するこ とができる。これは、Blitクロックの選度をプロ セッサ・クロックの8倍にする。(8フェーズを すべてカウントするため) 3 本のフェーズ表示信 号ラインと、処理平面を追加するごとに X シフト およびマージ論理回路314 の追加が必要となる。 ライン・ストレージRAM J18 もまた、2平面操作 の場合の4倍の大きさが必要となる。8フェーズ 操作では、パッチの全8平面のシフトおよびマー ジを最初に実行する。次のパッチの平面がパッチ 入力レジスタ312 から供給されると、Xシフトお よびマージ回路は、第2パッチの各平面を対応す る平面とマージする。デコーダPAL 632 および X シフト制剤ライン 610 は、 2 フェーズ TDM 操作と 同様の処理を実行する。出力パッチ・レジスタ

第3 図は、本発明のシステム(アーキテク チャ)の一英版例を示す概略ブロック図、

第4図は、パッチ・フォーマットを表したもので、8平面の5×4パッチを示し、パッチの各平面の画素ポジションに参照番号(0~19)を記した説明図、

第5図は、バッチ(またはバッチ平面)の設み 込みおよび音を込みにより、画素をラスタ操作に 配列するのに必要な2次元のシフトおよびマージ 操作を説明するためのマップを示す説明図、

第6 図は、本発明の X シフト および/またはマージ機能を実行するための第3 図における X シフト およびマージ・ブロック 314 の一実施例を示した詳細なブロック図、

第7図は、本発明のYシフト以能を実行するための第3図におけるYシフト・ブロック316の一 実施例を示した詳細なブロック図、

第8図は、本発明のYマージおよびページモード・アクセス機能を実行するための第3図におけるアドレス・ジェネレータ333 およびライン・ス

#### V. 結論

これまでの説明では、好適実施例および変形例 について述べたが、これらは例示であって、本発 明の範囲を限定するものでないことを理解された い

#### 4. 図面の簡単な説明

第1図は、第1画像のソース領域(SOURCE 1) および第2画像のデスティネーション領域を示したビデオ・ディスプレイ画面を表す説明図、

第2図は、第1図のソース領域から論理演算 "OR"を実行して、第1図のデスティネーション 領域にブロックコピーを行った後のビデオ・ディ スプレイ画面を示す説明図、

トレージRAM 318 のプロックの一実施例を示した 詳細なプロック図、

第9 図は、バッチを保存し、バッチ平面を供給 するための第3 図における入力バッチ・レジスタ ・ブロック 111 の一実施例を示した詳細なブロッ ク図、

第10図は、第12図示のメシフトおよびマージブロック 114 、 およびその他の種々のシステム・ブロックの実施例に用いられる時銀域多重 (TOM) モードのクロックおよびデータ信号を示すタイミング・チャート、

第11図は、第12図示の X シフト およびマージブロック 314 、 およびその他の種々のシステム・ブロックの実施例に用いられる非時間領域多項モードのクロックおよびデータ信号を示すタイミング・チャート、

第12回は、時間領域多重モードに適合する第3 図のXシフトおよびマージ・ブロックの他の実施 例を示す詳細なブロック図、

第13図は、第3図示の出力レジスタ・ブロック

付用 干之-15381 【24】

330 の変施例を示す詳細なブロック図、


第11図は、本発明で実行される音を込みマスク 賃作を示す説明図、


第15図は、本発明の X シフトおよびマージ機能 と方法とに含まれる代表的なステップを示すジェ ネラル・フロー・チャート、

第16図は、本発明のYシフトおよびマージ機能 と方法とに含まれる代表的なステップを示すジェ ネラル・フロー・チャート、

第17図は、本発明の X Y シフト およびマージ機能と方法とに含まれる代表的なステップを示すジェネラル・フロー・チャート、


第18回は、ソース・バッチとデスティネーション・バッチ間の論理および/または算術演算の代表的なステップを示すジェネラル・フロー・チャートである。





## Figure 2

のでは、「「「「「「」」」というでは、「「」」というできます。 「「「」」というできません。 「「「」」というできます。 「「「」」というできます。 「「「」」というできます。 「「」」というできます。 「」」というできます。 「「」」というできます。 「「」」というできます。 「「」」」というできます。 「「」」というできます。 「「」」」というできます。 「」」というできます。 「「」」というできます。 「」」というできます。 「「」」というできます。 「」」というできます。 「」」」というできます。 「」」」というできます。 「」」」というできまます。 「」」



デスたネージョン

注: デスカネーションロ 第27-スとし(祖用:40







Figure 4





to and the second of the secon







Figure 9

Figure

Figure 7

Figure 8









Figure 11




The state of the s






いいないというできないというできないできていませんが、大きの大きな大きなないのできないできないのできないというないというできない。



- Control of the Cont

Figure 14





10 to 10 to


The state of the s

;

では、10mmの中央のでは、10mmのでは、10mmのでは、10mmのでは、10mmのでは、10mmのでは、10mmのでは、10mmのでは、10mmのできた。 10mmのできた。 10mm







#### 手統補正裔(方式)

平成1年7月24日

特許庁長官 殴

1. 事件の表示

こうこととのないからないかられているというとうなっているとうないのできないというないのできないのできないのできないのできないというないというないというないというないというないというないのできないのできない

特願平 1-71804号

2. 発明の名称

ラスタ操作実行方法、時間領域多重化方法 および画像処理方法

3. 補正をする者

事件との関係 特許出願人

デュポン ピクセル システムズ リミテッド

4. 代 理 人

〒107 東京都總区赤坂5丁目1番31号 第6セイコービル 3階 電話 (03)589-1201(代表) 「(7748) 弁理士 谷 義 一



5. 補正命令の日付

平成 1年 6月12日 (発送日:平成 1年 7月 4日)

6. 補正の対象

顕書の特許出頭人の欄、委任状および図面の第6図および第12図

7. 補正の内容

別紙の通り





Fig-6



一一年十八日本北京日本日本大学

できます。これでは、中では、中では、日本のでは、

Figure 12

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потикв.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.